胡正明专访：半导体发展还有一百年的荣景

作为整个计算机行业最重要的定律，摩尔定律一直像神一样的预言一步步被验证，在半导体技术的演进道路上具有指导意义。简单来说，若想在相同面积的晶圆下生产出同样规格的芯片，随着制程技术的进步，每隔一年半，芯片产出量就可增加一倍，换算为成本，即每隔一年半成本可以降低五成。

业界关于“摩尔定律”时代的终结正处于积极讨论中，因为研究和实验室的成本需求十分高昂，制程工艺在5nm时将接近半导体的物理极限，很难再缩小下去。抱着这样的疑问，集微网记者专程奔赴南京，对FinFET技术发明人、FD-SOI工艺发明人、国际微电子学家胡正明教授进行了独家专访，希望能为大家答疑解惑。
物理极限？

随着晶体管尺寸的缩小，源极和栅极的沟道不断缩短，当沟道缩短到一定程度的时候，量子隧穿效应就会变得极为容易。换言之，就算没有加电压，源极和漏极都可以认为是互通的，晶体管就失去了本身开关的作用，没有办法实现逻辑电路。从最新的半导体工艺技术路线图来看，台积电的10nm工艺预计今（2016）年底实现量产，7nm将延至2018年量产，5nm会成为极限吗？

对此，胡正明教授表示，5nm指的是线宽问题，这个数值未必代表着极限。但就物理极限本身来说，我们要接受“物理极限”的客观存在，至于会不会是5nm节点很难说。

一方面，我们总有办法将半导体工艺的发展往前推。另一方面，5nm的意义已经不够清晰。在以往的技术中，我们可以通过测量线宽的方式去直观的理解。但当工艺技术走进14nm、10nm、7nm，线宽已然成为了一个标签，到底有多小，是不是真的有条线在那里，会不会有比5更小的值出现我们不知道。但不可否认的是，想要把芯片的尺寸做小是有一定极限的，至于谁先跑到极限，这不是我们该思考的问题。性能、功耗、成本对于半导体从业人员来说，为什么我们一直密切着关心尺寸的变化？

这是因为单单靠着尺寸缩小这一件事，我们就能够把成本降低，提高性能，改进功耗，但是尺寸不会永远缩小。我们该通过什么办法达到同样的目标呢？答案肯定是有的。

同样的一块晶圆上，尺寸变小可以放进去更多的晶片。当晶片尺寸到达极限时，怎样才能放入更多的芯片呢？我们可以选择向上发展。其实，FinFET技术除了解决晶体做薄后的漏电问题，它的另一个好处是把晶片的内构从水平变成垂直，把二维变成三维。这就好比平房变高楼，我们可以在同样的单位面积上放置更多的晶片。到目前为止，我们仍没有好好的利用这一点，我们的Fin（thin-body）可以做的更高一些。

据胡正明教授对集微网透露，英特尔已经将Fin（thin-body）做到第二代（generation），从30nm到40nm，未来的Fin值还会更高，我们已经看到这个趋势，在这个维度上已经有公司走在路上。

除了将晶体管从二维变成三维，线路是不是也可以从二维变成三维呢？同样的芯片为什么只能有一层线路？为什么不能够做一层线路，加一层氧化物后再做一层线路呢？这就需要改变现有的半导体材料的技术。目前已经有专家在将绝缘体/氧化层上加一层单晶的半导体，这是有办法的，也是我们研究的方向。

以目前成果来说，把线路层简单的叠加，只能够改进芯片的性能和功耗，却做不到成本的降低。在成本支出上，将5-6层的线路叠加的费用上，远大于平铺这些线路时的支出。我们需要想出新的制造方法，在实现芯片性能和功耗改进的同时，控制制造成本。

性能和功耗，就好比同一件事情的两面性。想要减少功耗，最重要的一点就是将电压降低。胡正明教授对集微网表示，在这个领域上，我们最近取得了一个突破，通过负电容晶体管设计的引进，会将CMOS的电压降低至0.4V、0.3V、甚至0.2V。因为负电容器件（铁电材料）的引进，在不同机制下可能会带来速度限制的问题，但胡正明教授指出到目前为止，它的限制还不会高过半导体晶体管的速度。

与以往先改善芯片、软件随后跟上的发展趋势不同，业界提出了一种新的战略——“超越摩尔定律”（More than Moore ），将首先看软件——从手机到超级电脑再到云端的数据中心——然后反过来看要支持软件和应用的运行需要什么处理能力的芯片来支持。胡正明教授指出，这是从性能、功耗和成本之外，从增加价值的角度来新增一个维度，“超越摩尔定律”做的就是将半导体的一切向三维的方向发展。

胡正明教授表示，半导体的发展并没有进入尾声，事实上它还有一百年的荣景在。全世界需要越来越多的智慧器件，除半导体外，目前还看不到有其他技术能够提供这些智慧器件。即便在磁和光的方向有突破，我相信新的技术也会被半导体产业并购并加以吸收。因为只有半导体有这样的资本，将新技术制造、设计和推广的能力，小的突破是很容易被大的产业吸收的。

特别对于半导体从业人员，胡正明教授希望大家保持信心，产业的进步需要我们通过不断的改进，过去五十年是这样走过来的，相信未来五十年也会这样走下去。